Чипсет VIA Apollo MVP-3
В ожидании новых продуктов компании AMD, процессоров K6 3D и K6 3D plus, рассчитанных на применение 100-мегагерцовой системной шины, стали появляться чипсеты, рассчитанные на эту частоту. Первой аннонсировала свой продукт фирма ALI, недавно обратившая пристальное внимание на этот рынок. Теперь вот и давний конкурент Intel, VIA тоже выпустила свой набор микросхем с шиной 100МГц и AGP. 

Многие аналитики говорят, что "поезд" Socket-7 уже ушел, и системы на базе процессора Pentium постепенно умирают. Однако, поскольку Intel препятствует конкурентам в выпуске процессоров для Slot 1, им ничего не остается как совершенствовать свои решения для Socket-7. Основные пути их развития - увеличение частоты системной шины и поддержка новой интеловской технологии AGP, предназначенной в первую очередь для реализации высокоскоростной трехмерной графики. 

В связи с этим фирма VIA выпустила новый чипсет MVP-3, который явился следующей версией VP-3, поддерживающей шину 100 МГц. Так что к реализации AGP на Socket-7-системе добавилась еще и возможность ускорить работу памяти и кеша. 

Изначально, чипсет VIA Apollo MVP-3 позиционировался как высокопроизводительное, экономичное и дешевое решение с AGP, PCI и ISA для ноутбуков с Socket-7. Однако, благодаря поддержке шины 100 МГц, этот набор микросхем будет интересно применить и в настольных системах. Тем более, препятствий никаких нет. 

Чипсет Apollo MVP3 состоит из двух микросхем - новой VT82C598AT (476 pin BGA) и моста PCI to ISA VT82C586B (208 pin PQFP), применяемого еще со времен Apollo VPX. 

VIA Apollo MVP-3
Системный контроллер VT82C598AT реализует высокопроизводительное взаимодействие между процессором, опциональным синхронным кешем L2, DRAM, шиной AGP и шиной PCI с реализацией конвейерных, конкурентных и прямых операций. Контроллер DRAM, интегрированный в чипсет, поддерживает Fast page Mode (FPM), EDO, SDRAM, и DDR SDRAM. Также VT82C598AT сооответствует спецификации AGP 1.0 и позволяет системе работaть с внешними частотами 66/75/83/100 МГц и частотой AGP 66 МГц.
Block diagram
Среди интересных особенностей реализации хотелось бы отметить следующее. Чипсет способен работать с L2-кешем по схеме 3-1-1-1 даже на частоте 100 МГц, что должно обеспечить высокую скорость обмена данными с памятью. Во-вторых, поддерживается память типа BDDR (Bidirectionally strobed Double Data Rate) SDRAM II - новый стандарт JEDEC, применение которой также увеличит производительность. Кроме этого, по выводам новый чипсет совместим с предшественником VP-3, что позволит применять новинку на старых материнских платах. 

Характеристика MVP-3

  • Поддержка всех Socket-7 процессоров 
    • Поддержка внешних частот шины 66, 75, 83 и 100МГц 
    • Поддержка linear wrap mode для Cyrix M1 & M2 
    • Поддержка команды Write Allocation для K6 
    • Синхронная и псевдо-асинхронная шина PCI и AGP 
      • Внешняя частота Частота PCI Частота AGP Режим
      100MHz 33MHz 66MHz Синхронный 3х
      83MHz 33MHz 66MHz Псевдо-асинхронный 2.5х
      75MHz 30MHz 60MHz Псевдо-асинхронный 2.5х
      66MHz 33MHz 66MHz Синхронный 2х
    • Поддержка интерфейса с CPU при напряжениях 3.3 и менее Вольт. 
  • Поддержка Pipelined-Burst кеша 
    • Размер кеша 256KB/512KB/1MB/2MB 
    • Алгоритм работы L2 кеша Write-Back и Write-Trough 
    • Встроенный 8bit элемент сравнения для Tag 
    • Ширина шины - 32bit для соответствия с L1-кешем 
    • Для Pipelined Burst SRAM временная диаграмма 3-1-1-1-2-1-1-1 на любой внешней частоте 
    • Поддержка одинарного цикла чтения CPU для размещения в L2-кеше 
  • Поддержка FPM/EDO/SDRAM/SDRAM-II/BDDR SDRAM-II DRAM 
    • Максимально - 1Гбайт памяти, 6 линий RAS 
    • 64-битная шина памяти 
    • Поддержка симметрической и ассимметрической памяти 
    • Поддержка 3.3V и 5V памяти 
    • Одновременная поддержка различных типов памяти и различных таймингов в разных банках 
    • Размер CPU Write Buffer - 16QWord 
    • Временная диаграмма для FPM 6-3-3-3-3-3-3-3 
    • Временная диаграмма для EDO 5-2-2-2-2-2-2-2 
    • Временная диаграмма для SDRAM 6-1-1-1-2-1-1-1 
    • Поддержка 8, 16, 32, 64, 128М-bit технологии DRAM 
    • Поддержка контроля четности и ECC 
  • Синхронный / Псевдо асинхронный 25/30/33MHz 3.3V/5V интерфейс PCI 
    • Архитектура Concurrent PCI 
    • Поддержка до пяти Bus Master устройств 
    • Размер буфера CPU-to-PCI 5DWord 
    • Размер буфера PCI-to-DRAM 48DWord 
    • Пропускная способность PCI-to-DRAM - 132Мбайт/сек 
    • Соответствие спецификации PCI 2.1 
  • Встроенный PCI IDE контроллер 
    • Совместимость с Intel PIIX4 
    • Поддержка Ultra 33 Synchronous DMA Mode (33МБайт/сек) 
    • Поддержка PIO Mode до 5 и Multiword DMA Mode 0,1,2 
  • Интерфейс AGP 
    • Поддержка спецификации AGP 1.0 
    • Поддержка 16-компонентной таблицы буфера Graphic Address Remapping Table 
    • Протокол AGP 66MHz 
    • Поддержка режимов AGP 1X и 2X 
    • 8/4-компонентная очередь запросов 
    • Буфер чтения размером 32 QWORD 
    • Буфер для записи размером 16 QWORD 
  • Поддержка интерфейса USB 
  • Расширенное управление питанием с поддержкой ACPI 
  • Микросхемы VT82C598AT (476 pin BGA) и VT82C586B (208 pin PQFP) 

Сравнение с конкурирующими продуктами

Компания VIA провела сравнительное тестирование трех материнских плат с чипсетами VIA Apollo MVP-3, ALI Alladin-5 и Intel 440LX. При этом первые два чипсета для Socket-7 использовали 100-мегагерцовую шину, а 440LX для Slot 1 использовал внешнюю частоту 66 МГц. При тестировании использовались процессоры AMD K6 3D 300 МГц и Pentium II 233 МГц. Остальные комплектующие были аналогичны - 64MB Micron SDRAM, кеш - 512KB PBSRAM, видео - ATI 3D Rage Pro 4MB SGRAM, жесткий диск IBM DHEA-34330 4.3GB. Результаты таковы
MVP-3 всех победил обной левой :)
Что касается сравнения характеристик, то оба чипсета, рассчитанные на использование 100-мегагерцовой шины, VIA Apollo MVP-3 и ALI Aladdin 5, аналогичны. Как только появятся превые платы на этих чипах, мы постараемся выполнить их детальное сравнение. 
15 Февраля 1998 г.
 
Комментарии?  Поправки?  Дополнения? gavric@ixbt.com